① 根据设计要求列出真值表； ② 由真值表画逻辑函数的卡诺图； ③ 简化逻辑函数，得出最简逻辑函数式； ④ 画逻辑电路图； ⑤ 电路安装与测试。

组合逻辑电路设计中，假定电路的输入、输出任何时刻都处于稳定的逻辑电平。但是在时钟脉冲的作用下，由于信号的传输途径不同和门的传输延迟时间不等，以致当一个门的两个输入信号同时向相反方向转换时，可能出现竞争冒险使输出产生不应有的尖峰干扰脉冲，如果是触发器作为输出负载，有可能造成逻辑混乱。因此要采取措施消除竞争冒险。如引入封锁脉冲，接入高频滤波电容（几百皮法的小电容）或者修改电路。